电路板外观绝缘电阻SIR的测量

SIR (Surface Insulation Resistance) 通常用于作线路板的坚信性实验，其方式为在印刷线路板(PCB)上把成双的电级交叠组合成梳形电源电路(Pattern)，并印上去助焊膏(solder paste)，随后在毫无疑问高溫高低温的条件下不断地给与毫无疑问偏压(BIAS VOLTAGE)，通过毫无疑问长期的实验(24H,48H,96H,168H)并观查路线间能否有一瞬间漏电或发生绝缘层无效的迟缓走电情况产生。

这一测试也有助看得出助焊膏中的助焊膏或其它有机化学物件在PCB表面上能否有残余一切会危害电子零件电气设备特点的成分。一样平时大家应用这一方式来量测静态数据的外型接地电阻(SIR)与动态性的正离子转移迹象(ION MIGRATION)，此外，它还可以用来作 CAF(Conductive Anodic Filament，导电率细条物，阳极氧化性玻璃纤维化学纤维之走电迹象)实验。

注：CAF关键在检测助焊膏对PCB板吸水性及玻纤外型断离的危害。

外型接地电阻(SIR)被普遍用于评定污染物质对拼装件靠谱度的危害。跟别的办法对比，SIR的优势除开可探测部分的破坏外，还可以测得正离子及非正离子污染物质对印刷线路板(PCB)靠谱度的危害，其結果远比别的方式(如洁净度实验、铬酸银实验…等)来的有效及便捷。

由于当下的线路板走线愈来愈密，点焊与点焊也愈来愈近，因此此项试验也可做为助焊膏助焊膏的易用性评定参照。

Comb Pattern,梳形电源电路是一种「多指状」相互之间交叠的聚集路线图型，可以用在表面洁净度、绿漆绝缘性能等开展高电压检测的一种尤其路线图型。

SIR 量测标淮：IPC-TM-650

▼SIR试验用的检测板，一片木板有四构成对的电级交叠组合成梳形图案设计(Pattern)

▼独立把一组SIR试验用成双的电级交叠组合成梳形图案设计(Pattern)变大图

测量SIR时要在梳形图案设计(Pattern)印上上助焊膏，随后竖直放进已印着助焊膏的SIR检测板并放置自然环境试验仪中，还需要在其正、负级再加上 45~50VDC 的偏压，自然环境试验的标准如下所示：

85 /-2℃ 20%RH 3钟头

↓ 最少15分鐘

85 /-2℃ 85%RH 最少1小时后逐渐加 50VDC 偏压

↓ 24小时后用 100VDC 测量 SIR 值

↓ 再24小时后用 100VDC 再量测 SIR 值 (共48钟头)

↓ 再48小时后用 100VDC 再量测 SIR 值 (共96钟头)

↓ 再96小时后用 100VDC 再量测 SIR 值 (共168钟头)

每过一段时间记录SIR的变化。

大量纳米防水新闻资讯请关心“派旗纳米”微信公众号

该文章内容提高散播新技术应用新闻资讯，很有可能有转截/引入之状况，若有侵权行为请联络删掉。